手机知网 App
24小时专家级知识服务
打 开
电信技术
(2,1,7)卷积码编译码器的FPGA实现
卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快。阐述了编译码器各模块的设计原理,并在ModelSim给出各模块的仿真测试结果。同时对译码器进行纠错性能测试,测试结果表明该Viterbi译码器有良好的纠错性能。
领 域:
关键词:
ViterbiACSModelSimBMUFPGA
格 式:
PDF原版;EPUB自适应版(需下载客户端)
5 490
手机阅读本文
下载APP 手机查看本文
通信技术
2011年01期

搜 索