手机知网 App
24小时专家级知识服务
打 开
无线电电子学
高速Viterbi译码器的优化和实现
大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用,而其相应的Viterbi译码器硬件复杂度大,限制了译码速度。分析了Viterbi译码器的结构,优化了各模块,合理地组织了存储器结构,简化了接口电路。用FPGA实现Viterbi译码器,提高了译码器速度。
手机阅读本文
下载APP 手机查看本文
电子技术应用
2003年04期

搜 索