手机知网 App
24小时专家级知识服务
打 开
无线电电子学
用VHDL和CPLD的电路简化方法的研究
目的 使用 VHDL降低目标电路的资源占用率和优化电路结构 .方法 分析用VHDL和 CPLD设计中容易引起电路复杂化的原因 ,并提出了相应的解决方法 .结果与结论 得到简化电路的一些有效的技巧与方法
手机阅读本文
下载APP 手机查看本文
测试技术学报
2001年04期
相似文献
图书推荐
相关工具书

搜 索