摘要
Abstract
致谢
第一章 绪论 1.1 SoC 测试概述 1.2 SoC 测试研究现状 1.2.1 紧缩测试集(Compaction Test Set) 1.2.2 外建自测试(Built-Off Self Test, BOST) 1.2.3 内建自测试(Built-In Self Test, BIST) 1.3 论文研究重点及章节安排
第二章 SoC 测试的基础知识 2.1 SoC 测试结构 2.2 SoC 测试技术 2.2.1 数字逻辑核测试 2.2.2 模拟/混合电路核测试 2.2.3 处理器核测试 2.2.4 存储器核测试 2.3 SoC 测试流程
第三章 BIST 方法 3.1 BIST 方法概述 3.2 折叠计数器定义及目标结构 3.2.1 折叠计数器定义 3.2.2 折叠计数器目标结构 3.3 折叠计数器改进
第四章 按时钟测试的折叠计数器方案 4.1 建议方案的提出 4.2 翻转控制单元的设计 4.3 硬件解压结构及测试过程 4.4 实验结果说明
第五章 按时钟与扫描测试的折叠计数器方案 5.1 按时钟与扫描测试的折叠计数器设计过程 5.1.1 折叠计数器生成序列次序的调换 5.1.2 按时钟与扫描测试的折叠计数器解压结构框图 5.2 实验结果分析
第六章 总结与展望 6.1 论文总结 6.2 下一步工作
参考文献
附录