手机知网 App
24小时专家级知识服务
打 开
手机知网|搜索

电子式互感器合并单元同步时钟模块的设计

张春鹏

   随着电力系统容量的日益扩大和电网电压运行等级的不断提高,传统的电磁式互感器表现出越来越多的弱点,难以满足电网向自动化和数字化发展的需求。电子式互感器取代传统的电磁式互感器已成为发展的必然趋势。 合并单元是电子式互感器与二次保护控制设备接口的重要组成部分。本文简要介绍了电子式互感器合并单元的基本定义及相关国际标准,同时对合并单元的主要功能和实现方法进行了分析,重点研究合并单元在实际应用过程中所存在的时间同步问题及其解决方案。 本文针对电子式互感器合并单元的时钟同步问题,提出基于FPGA和Verilog HDL语言并遵循IEC60044-8和IEC61850-9-1标准的解决方案。文中首先分析了各种可能对同步时钟精度产生影响的因素,讨论了几种保证同步时钟精度和稳定度的方法。然后利用GPS时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法。该方法首先利用GPS秒脉冲,精确测量晶体时钟频率,然后经过误差校正,用硬件定时器对晶体时钟分频以产生同步时钟。此方法能够准确识别输入时钟信号,准确可靠地提供多路电流、电压同步采样脉冲,并在输入时钟受到干扰和短时丢失时继续提供较高精度的采样脉冲和由晶振产生的秒脉冲,而在输入时钟恢复后快速实现合并单元的同步。 经过软件仿真和硬件测试,证明这种方法准确有效、精度满足电子式互感器对于采样的要求以及变电站对电子式互感器时钟同步的要求。该课题对电网自动化水平的提高,特别是对事故分析、故障测距、稳定判断与控制技术的发展有重要的意义。……   
[关键词]:电子式互感器;合并单元;同步时钟;可编程逻辑门阵列器件;误差校正
[文献类型]:硕士论文
[文献出处]:大连理工大学2007年