手机知网 App
24小时专家级知识服务
打 开
手机知网|搜索

通用CPU的可测试性技术综述

董婕;李吉;檀彦卓;徐勇军;李晓维

  可测试性设计(Design-For-Testability,DFT)已经成为芯片设计中不可或缺的重要组成部分,它通过在芯片的原始设计中加入硬件逻辑,从而提高芯片的可测试性。在高性能通用CPU 的设计中,传统的和一些定制的可测试性技术也得到了广泛的应用。本文将结合几款流行的CPU, 综述了可应用于通用CPU等高性能芯片设计中的各种可测试性方法,主要包括扫描设计(Scan Design),内建自测试(Built-In Self-Test,BIST),测试点插入(Test Point Insertion),与IEEE 1149.1 标准兼容的边界扫描设计(Boundary Scan Design,BSD)等技术,从而可以有效地指导我们进行同类芯片的可测试性设计。……   
[关键词]:通用CPU;可测试性设计;扫描测试;内建自测试
[文献类型]:会议论文
[文献出处]: 《第三届中国测试学术会议论文集2004年
App内打开